我有幸参与在意大利维罗纳举办的2026年欧洲设计、自动化与测试会议（DATE 2026），并作学术报告与交流。DATE是欧洲乃至全球电子设计自动化（EDA）领域的顶级国际学术会议。该会议聚焦集成电路与系统设计、物理实现、验证及自动化测试等多个前沿研究方向，以其学术界与产业界深度融合的特色、严格的评审体系和广泛的国际影响力著称，被公认为全球EDA研究者与芯片工程师发布创新成果的重要平台。 我的论文题为《An Adaptive Cost-based Via and Congestion Co-optimization Framework for VLSI Global Routing》。在先进工艺节点（如7nm及以下）中，通孔（Via）寄生电阻的急剧增加使其成为影响芯片性能的关键瓶颈，但在超大规模集成电路中同时优化通孔数量与布线拥塞却极具挑战。现有的全局布线方法通常将拥塞消除与通孔减少分开处理，这种孤立的优化往往容易陷入局部最优，进而导致严重的局部拥塞或时序违例。为了应对这一挑战，本文提出了一种基于自适应成本的新型协同优化框架，通过引入通孔感知的主干树生成、拥塞感知的层分配以及基于动态折扣因子的3D双向A*重布线策略，成功在不牺牲线长的前提下，显著降低了设计的总溢出率与通孔数量。 会议期间，我全程参与了学术报告、专题研讨与互动演示环节，与EDA领域及数字后端物理设计方向的国内外学者、产业界专家展开了深入交流。不仅系统把握了后摩尔时代下集成电路设计自动化与先进工艺协同优化的前沿趋势，也对布线算法在真实工业级芯片场景中的挑战与解决思路有了更为全面、深刻的理解。此外，我与多位领域内知名专家、青年学者建立了稳定的学术联系，在算法模型设计与工程落地等方面收获了极具针对性的宝贵建议。 此次参与DATE会议，是我学术研究路上的一次重要成长与积累。它不仅为我提供了与全球顶尖EDA学者面对面交流的高水平学术平台，也让我近距离接触到物理设计算法领域的最新成果与未来走向。此次参会收获将进一步指引我后续的研究思路与实验方向，推动我在布线算法领域持续深耕，助力相关理论创新向实际EDA工具的工业应用转化。 该团组已进行事后公示。 （领队签字） |
